歩留まり計算機

半導体製造において、歩留まり計算はウェハーから製造される機能性チップ数を決定するため、極めて重要である。この歩留まりはコスト、効率性、収益性に影響する。

背景

半導体製造において、ダイ歩留まりとはウェハーからの使用可能な半導体ダイの割合である。これはダイ面積、ウェハーサイズ、欠陥密度などの要因によって影響を受ける。

計算式

歩留まりは通常、ポアソンモデルを用いて推定される：

\[ \text{ダイ歩留まり} = e^{-\text{欠陥密度} \times \text{ダイ面積}} \]

ここで：

• ダイ面積 はmm²単位。
• 欠陥密度 は通常cm²当たりの欠陥数で与えられるため、mm²に変換する必要がある。

計算例

ウェハー直径300mm、ダイ面積20mm²、欠陥密度0.05個/cm²の場合：

\[ \text{ダイ歩留まり} = e^{-(0.05 / 100) \times 20} \approx 90.5\% \]

重要性

高いダイ歩留まりはチップあたりのコスト低減と生産効率の向上につながるため、この計算は半導体製造の計画とスケーリングに不可欠である。